

Nome: Gustavo de Assis Xavier

22

1) Despacho duplo:

↳ feito na folha.

b) "

2) Despacho duplo

Load/store = 8 ciclos de latência

Desvio: 1 ciclo de latência

↳ e demais

2 Threads, código da questão 1.

Granulação Pina

Ciclo

T₁ truçãõ

1

T₁ LD | ✓

2

T₂ LD | ✓

3-9

7x stall ✓

10

T₁ DIV.D | T₁ ADD.D ✓

11

T₂ DIV.D | T₂ ADD.D ✓

12

T₁ MUL.D | T₁ S.D X

13

T₂ MUL.D | T₂ S.D X

14-20

7x stall

21

T₁ DADDIU | T₁ BNEZ

22

T₂ DADDIU | T₂ BNEZ

-0,75

(-0,25)

dependência de dados verdadeira

dependência de dados verdadeira (-0,25)

stall(-0,25)

Granulação grossa:

Ciclo	Instrução:
1	T1 LD ✓
2	T2 LD ✓
3-9	7x stalls ✓
10	T1 DIV T1 ADD ✓
11	stall X T1 MULD ^{stall} (-0,25)
12	T1 SD ✓ T1 DADDIU (-0,25)
13	T2 DIV T2 ADD ✓
14	stall X T2 MULD stall T2 SD T2 DADDIU
15	T2 SD
16-20	5x stall
21	T1 DADDIU T1 BNEZ (-0,25)
22	3x stall 8 SD T2
23	T2 DADDIU T2 BNEZ
24	stall

SMT:

Ciclo	Instrução
1	T1 LD T2 LD
2-9	8 stalls ✓
10	T1 DIV T2 DIV ✓
11	stall X
12	T1 ADD.D T2 ADD.D
13	stall X
14	T1 MULD T2 MULD
15	stall ✓
16	T1 SD T2 SD
17-24	8x stall
25	T1 DADDIU T2 DADDIU
26	stall ✓
27	T1 BNEZ T2 BNEZ
28	stall

3) Considere APENAS as dependências de dados verdadeiras, para determinar a latência

a) Código normal:

```
LD    F2, 0(R1)           // Load → glqr = 0
DIV.D F4, F2, F0           } // div é uma dependência
ADD.D F4, F2, F0           } // real
MUL.D F6, F2, F0           // MUL.D → S.D → ! stall
stall
S.D    F6, 0(R1)
DADDIU R1, R1, #-8         // inteiro → glqr = 0
BNEZ   R1, loop           // após loop = 1
stall
```

Escalonado: (sem stalls)

```
LD
MUL.D
DIV.D
S.D
DADDIU
BNEZ
ADD.D
```

b) VLIW com instruções que possam conter 3 operações

Ciclo	OP1	OP2	OP3
1	LD		
2	MUL.D	DIV.D	
3	S.D		
4	DADDIU		
5	BNEZ		
6	ADD.D		

Observações:
 - Ciclo 2: MUL.D e DIV.D compartilham a unidade de dados (glqr) → dependência real.
 - Ciclo 3: S.D depende de MUL.D.
 - Ciclo 4: DADDIU depende de S.D.
 - Ciclo 5: BNEZ depende de DADDIU.
 - Ciclo 6: ADD.D depende de BNEZ.

OBSERVAÇÃO NA outra pag.

No livro, loads e stores são considerados referências a memória, ADD.D, MUL.D... são considerados operações.


No exercício em questão, considere L.D e S.D como operações também, o que no caso não se mostrou um problema, pois ambas tem dependência e são lançados sozinhos.

Exercício 1 – Tabela 1

Aluno: Gustavo de Azevedo Xavier

No. Iteração	Instrução	Emissão	Executa	Acessa Memória	Escreve CDB	Comentário
1	L.D F2, 0 (R1)	1	2	3	4 ✓	1º Despacho.
2	DIV.D F4, F2, F0	1	5-9	—	10 ✓	Espera F2 do LD [2-9]
3	ADD.D F4, F2, F0	2	5-7	—	8 ✓	Espera F2 do LD [2-7]
4	MUL.D F6, F2, F0	2	10-14	—	15 ✓	Espera a EX do DIVD (UF em uso) [3-14]
5	S.D F6, 0 (R1)	3	4	16 ✓	—	Espera o F6 do MUL.D
6	DADDIU R1, R1, #8	3	5	—	6 ✓	Espera a EX do SD (UF em uso)
7	BNEZ R1, LOOP	4	7	—	—	Espera R1 do DADDIU
8	L.D F2, 0 (R1)	5	8	9	11 ✓	Espera a BNEZ e sua vez do uso do CDB
9	DIV.D F4, F2, F0	5	15-19	—	20 ✓	UF em uso pelo mult [6-19] x
10	ADD.D F4, F2, F0	6	12-14	—	16 ✓	Espera o F2 do LD, espera sua vez no CDB
11	MUL.D F6, F2, F0	10	20-24	—	25 ✓	Espera liberação da R5 e UF.
12	S.D F6, 0 (R1)	10	11 ✓	26 ✓	—	Espera F6
13	DADDIU R1, R1, #8	11 ✓	12 ✓	—	13 ✓	Sem atraso.
14	BNEZ R1, LOOP	11 ✓	14 ✓	—	—	Espera R1.

Somente 1 CDB p/ciclo. 1 UF inteiro
5 ciclos ← 1 UF PF Mult → 3 estações
3 ciclos ← 1 UF PF soma



UF₂ suficientes
CDB a vontade
RS₂ suficientes

Exercício 1 – Tabela 2

Aluno: Gustavo de Jesus Xavier

No	Instrução	Emissão	Executa	Acessa memória	Escreve CDB	Confirma no ciclo #	Comentário
1	L.D F2, 0 (R1)	1	2	3	4	5 ✓	1º despacho
1	DIV.D F4, F2, F0	1	5-9	-	10	11 ✓	Espera F2
1	ADD.D F4, F2, F0	2	5-7	-	8	11 ✓	Espera F2 e confirma em ordem
1	MUL.D F6, F2, F0	2	5-9	-	10	12 ✓	Espera F2 e confirma em ordem
1	S.D F6, 0 (R1)	3	4	-	-	12 ✓	Espera F6 e confirma em ordem
1	DADDIU R1, R1, #-8	3	4	-	5	13 ✓	CO
1	BNEZ R1, LOOP	4	6	-	-	13 ✓	Espera R1 e CO.
2	L.D F2, 0 (R1)	5	6	7	8	14 ✓	CO.
2	DIV.D F4, F2, F0	5	9-13	-	14	15 ✓	Espera F2 e CO
2	ADD.D F4, F2, F0	6	9-11	-	12	15 ✓	Espera F2 e CO.
2	MUL.D F6, F2, F0	6	9-13	-	14	16 ✓	Espera F2 e CO.
2	S.D F6, 0 (R1)	7	8	-	-	16 ✓	CO.
2	DADDIU R1, R1, #-8	7	8	-	9	17 ✓	CO
2	BNEZ R1, LOOP	8	10	-	-	17 ✓	Espera R1 e CO.

CO : confirma em ordem

7

9

✓